前言
第1章数字电子技术基本概念1
1.1数字世界是0和1的世界1
1.2模拟信号和数字信号2
1.3时钟脉冲信号及技术指标4
1.4并行通信和串行通信5
1.5数字电路分类及基本单元6
1.6数字电子技术和微控制器的重要性7
思考题8
第2章数字逻辑基础9
2.1数制9
2.1.1几种常用的数制9
2.1.2数制之间的转换11
2.2码制13
2.2.1二十进制码14
2.2.2格雷码15
2.2.3奇偶校验码16
2.2.4字符码16
2.2.5汉字编码18
2.3算术运算与逻辑运算19
2.3.1算术运算19
2.3.2基本逻辑运算及逻辑符号22
2.3.3复合逻辑运算24
2.3.4逻辑代数的基本定理和规则25
2.4逻辑函数及其表示方法26
2.4.1逻辑函数的概念26
2.4.2逻辑函数的表示方法27
2.4.3逻辑函数各种表示方法之间的
转换31
2.5逻辑函数的化简与变换33
2.5.1化简与变换的意义33
2.5.2代数化简法34
2.5.3卡诺图化简法35
2.5.4具有无关项逻辑函数的化简36
2.5.5现代数字系统设计中的化简37
本章小结38
思考题和习题39
第3章集成逻辑门电路42
3.1集成电路的基本概念42
3.1.1集成电路的分类和封装42
3.1.2集成逻辑门的主要技术指标45
3.1.3常用集成逻辑门型号47
3.2半导体器件的开关特性48
3.2.1双极型晶体管的开关特性48
3.2.2场效应晶体管的开关特性50
3.3TTL系列集成逻辑门内部电路及
电气特性52
3.3.1TTL与非门的内部结构及工作
原理52
3.3.2电压传输特性和噪声容限54
3.3.3输入和输出特性及扇出数55
3.3.4TTL与非门输入端负载特性58
3.3.5TTL集电极开路门和三态
逻辑门58
3.4CMOS集成逻辑门电路61
3.4.1CMOS逻辑电路的基本原理
及其特点62
3.4.2CMOS 缓冲器、漏极开路门和
三态门65
3.4.3CMOS传输门及数据选择器66
3.5集成逻辑器件接口的三要素67
3.5.1TTL与CMOS系列之间的接口
问题68
3.5.2逻辑门电路使用中的几个实际
问题70
本章小结71
思考题和习题72
第4章锁存器和触发器77
4.1基本概念77
4.2锁存器78
4.2.1基本RS锁存器78
4.2.2时钟控制RS锁存器80
4.2.3时钟控制D锁存器82
4.2.4锁存器在MCS51系列单片机硬件
小系统中的应用83
4.3触发器84
4.3.1维持阻塞D触发器85
4.3.2边沿JK触发器89
本章小结92
思考题和习题92
第5章可编程逻辑器件96
5.1可编程逻辑器件的发展历程及趋势96
5.1.1可编程逻辑器件的发展历史96
5.1.2可编程逻辑器件的发展趋势98
5.1.3我国FPGA发展现状99
5.2可编程逻辑器件的分类100
5.2.1按集成度分类100
5.2.2按结构分类101
5.2.3按编程工艺分类101
5.3低密度PLD简介102
5.3.1PLD的逻辑符号及连线表示
方法102
5.3.2PLD的基本结构框架103
5.3.3低密度PLD结构103
5.4复杂可编程逻辑器件108
5.4.1CPLD的结构框架及特点108
5.4.2CPLD硬件小系统109
5.5现场可编程门阵列110
5.5.1FPGA的结构框架110
5.5.2FPGA的设计流程112
5.5.3CPLD与FPGA的对比总结113
本章小结114
思考题和习题114
第6章Verilog硬件描述语言116
6.1硬件描述语言概述116
6.1.1Verilog HDL和VHDL简介116
6.1.2Verilog HDL与C语言117
6.1.3Verilog HDL的可综合性118
6.2Verilog HDL基本结构118
6.3Verilog HDL语法简介120
6.3.1基本词法120
6.3.2数据类型121
6.3.3操作符123
6.3.4赋值语句125
6.3.5三种描述方式127
6.4层次化设计与模块实例化132
6.4.1自顶向下的设计方法132
6.4.2模块的实例化132
6.5有限状态机设计134
6.5.1有限状态机的概念简介134
6.5.2有限状态机设计的一般原则和
步骤135
6.6仿真验证135
6.6.1测试平台搭建136
6.6.2时钟和复位信号的产生方法136
本章小结138
思考题和习题139
第7章组合逻辑电路与器件140
7.1 组合逻辑电路的基本概念和器件
符号140
7.1.1组合逻辑电路的基本概念140
7.1.2中规模集成逻辑器件的符号141
7.2译码器和编码器142
7.2.1地址译码器142
7.2.2地址译码器的应用144
7.2.3数码管和BCD七段显示
译码器146
7.2.4编码器150
7.2.5基于Verilog HDL的译码器和
编码器设计152
7.3多路选择器和多路分配器156
7.3.1多路选择器的功能描述157
7.3.2多路选择器的扩展和应用157
7.3.3多路分配器159
7.3.4基于Verilog HDL的多路选择器
设计160
7.4加法器和比较器161
7.4.1两个1位二进制加法器161
7.4.2先行进位的多位二进制加法器162
7.4.3数值比较器165
7.4.4基于Verilog HDL的加法器和
比较器设计167
7.5算术/逻辑运算单元169
7.5.1芯片级ALU169
7.5.2基于Verilog HDL的ALU设计169
本章小结170
思考题和习题171
第8章时序逻辑电路与器件173
8.1时序逻辑电路的结构、分类和描述
方式173
8.2基于触发器时序逻辑电路的分析和
设计175
8.2.1触发器构成的时序逻辑电路
分析175
8.2.2触发器构成的时序逻辑电路
设计178
8.2.3基于有限状态机的时序逻辑电路
设计181
8.3集成计数器183
8.3.1异步集成计数器184
8.3.2同步集成计数器185
8.3.3集成计数器的扩展与应用187
8.3.4微控制器片内的计数器192
8.3.5基于Verilog HDL的计数器
设计192
8.4寄存器193
8.4.1寄存器及应用194
8