作者介绍

　　娜塔莉·恩赖特·杰格（Natalie Enright Jerger   ）

　　多伦多大学电子计算机工程系教授，现任加拿大计算架构领域首席科学家（Research Chair），多伦多大学“珀西-爱德华-哈特”特等教授，ACM杰出会员，IEEE高级会员。研究领域包括片上网络、多核/众核计算架构、存储架构等。

　　图沙·克里希纳（Tushar Krishna ）

　　佐治亚理工大学电子计算机工程系助理教授，在计算机体系结构领域的顶级会议和期刊发表论文40余篇，他引4000余次，其中多篇论文被选为最佳论文。他所开发的Garnet 2.0 片上网络模拟器目前被全球百余个研究机构使用。研究领域包括计算架构、片上网络、人工智能加速器等。

　　白俐翾（Li-shiuan Peh）

　　新加坡国立大学计算机科学系首席教授，IEEE Fellow，ACM杰出科学家，2011年入选IEEE MICRO名人堂，曾任普林斯顿大学副教授、麻省理工学院教授。研究领域包括片上网络、多核计算架构、移动无线系统等。

　　译者介绍

　　任鹏举，西安交通大学教授、人工智能与机器人研究所副所长，国jia级青年人才计划入选者。分别于2004年和2012年获得西安交通大学学士和博士学位，美国麻省理工学院计算机与人工智能实验室联合培养博士。研究方向为人工智能和计算机体系结构。现任中国人工智能产业发展联盟AI芯片组秘书长。

　　夏天，毕业于法国国立应用科学学院（INSA de Rennes）并获得博士学位，现任西安交通大学人工智能学院助理教授，多年来一直从事计算机架构和软件系统的研究和教学，并曾参与多个商业操作系统和虚拟化平台的研发。研究兴趣广泛，包括传统和新型计算架构、数据传输网络技术、操作系统技术和虚拟化技术等，对多处理器系统及其相关的片上互连网络技术有着深刻的理解和丰富的工程实践经验。

目  录

第1章  导论 1

1.1  多核时代的出现 1

1.2  片上网络和片外网络的比较 3

1.3  网络基础：快速入门 4

1.3.1  片上网络的演变 4

1.3.2  片上网络的基本构建模块 6

1.3.3  性能和成本 7

第2章  片上网络的系统架构接口 9

2.1  CMP系统中的共享存储网络 10

2.1.1  缓存一致性协议对网络性能的影响 12

2.1.2  缓存一致性协议对片上网络的要求 15

2.1.3  协议级死锁 16

2.1.4  多级缓存实现对网络性能的影响 17

2.1.5  目录基节点和内存控制器的设计策略 22

2.1.6  未命中/事务状态保持寄存器 24

2.1.7  前沿技术概述 27

2.2  消息传递机制 28

2.3  片上网络接口标准 30

2.4  总结 33

第3章  拓扑 34

3.1  指标 34

3.1.1  与网络流量无关的指标 35

3.1.2  与网络流量相关的指标 36

3.2  直连拓扑：ring、mesh和torus 40

3.3  非直连拓扑：交叉开关、蝶形网络、clos网络和fat tree网络 42

3.4  不规则拓扑 48

3.4.1  分解法与合并法 50

3.4.2  拓扑综合算法示例 51

3.5  层级拓扑 52

3.6  实现 53

3.6.1  布局布线 53

3.6.2  抽象度量指标的含义 55

3.7  前沿技术概述 57

第4章  路由 59

4.1  路由算法的类型 59

4.2  避免死锁 61

4.3  确定性维序路由 62

4.4  无关路由 63

4.5  自适应路由 65

4.5.1  自适应路由概述 65

4.5.2  自适应转向模型路由 67

4.6  多播路由 71

4.7  不规则拓扑中的路由 72

4.8  实现 73

4.8.1  源路由实现 74

4.8.2  基于节点查找表的路由实现 75

4.8.3  组合电路实现 77

4.8.4  自适应路由实现 78

4.9  前沿技术概述 79

第5章  流控制 81

5.1  消息、数据包、flit和phit 81

5.2  基于消息的流控制 83

5.3  基于数据包的流控制 85

5.3.1  存储转发流控制 86

5.3.2  虚拟直通流控制 87

5.4  基于flit的流控制 88

5.5  虚拟通道流控制 90

5.6  无死锁流控制 94

5.6.1  时间线和虚拟通道划分 94

5.6.2  逃生虚拟通道 96

5.6.3  气泡流控制 97

5.7  缓冲区反压 98

5.7.1  基于credit的缓冲区反压机制 99

5.7.2  基于开启/关闭信号的缓冲区反压机制 99

5.8  流控制协议的实现 100

5.8.1  缓冲区大小与周转时间 100

5.8.2  反向信号线 103

5.9  特定应用的片上网络流控制 104

5.10  前沿技术概述 105

第6章   路由器微体系结构 107

6.1  虚拟通道路由器微体系结构 107

6.2  缓冲区和虚拟通道 109

6.2.1  缓冲区的组织方式 109

6.2.2  输入虚拟通道状态 112

6.3  开关设计 113

6.3.1  交叉开关设计 113

6.3.2  交叉开关加速 115

6.3.3  交叉开关切分 117

6.4  分配器和仲裁器 118

6.4.1  round-robin 仲裁器 119

6.4.2  矩阵仲裁器 121

6.4.3  分离式分配器 122

6.4.4  波前分配器 124

6.4.5  分配器的组织方式 130

6.5  流水线 131

6.5.1  流水线的实现 133

6.5.2  流水线的优化 136

6.6  低功耗微体系结构 143

6.6.1  动态功耗 144

6.6.2  漏电功耗 145

6.7  物理电路实现 147

6.7.1  路由器布局规划 147

6.7.2  缓冲区电路实现 149

6.8  前沿技术概述 149

第7章  建模和评估 153

7.1  评价指标 153

7.1.1  分析模型 153

7.1.2  理想的互连结构 156

7.1.3  网络延迟?吞吐量?能耗曲线 157

7.2  片上网络建模的基础架构 160

7.2.1  RTL和软件模型 160

7.2.2  功耗和面积模型 161

7.3  网络流量 162

7.3.1  消息类、虚拟网络、消息长度和顺序 162

7.3.2  应用程序的网络流量 163

7.3.3  合成网络流量 165

7.4  调试方法 166

7.5  片上网络生成器 167

7.6  前沿技术概述 169

第8章  案例分析 171

8.1  MIT Eyeriss（2016） 172

8.2  Princeton Piton（2015） 175

8.3  Intel Xeon Phi（2015） 177

8.4  D E Shaw研究的Anton 2（2014） 181

8.5  MIT SCORPIO（2014） 182

8.6  Oracle Sparc T5（2013） 185

8.7  密歇根大学的 Swizzle Switch（2012） 186

8.8  MIT Broadcast NoC（2012） 187

8.9  Georgia Tech 3D-MAPS（2012） 189

8.10  KAIST Multicast-NoC（2010） 190

8.11  Intel Single-chip Cloud（2009） 191

8.12  UC Davis AsAP（2009） 193

8.13  Tilera TILEPro64（2008） 195

8.14  ST MicroElectronics STNoC（2008） 198

8.15  Intel TeraFLOPS（2007） 201

8.16  IBM Cell（2005） 204

8.17  小结 205

第9章  结论 207

9.1  超越传统的互连 207

9.2  弹性的片上网络 210

9.3  作为FPGA内部互连的NoC 211

9.4  多加速器的异构SoC中的NoC 212

9.5  片上网络的相关会议 213

9.6  文献说明 213

参考文献 214