蒋本珊，北京理工大学计算机学院教授。主讲“计算机组成原理”等课程30余年，多次获得北京市和北京理工大学教学优秀成果奖，被评为北京理工大学三育人和师德先进个人；主持开发的“计算机组成与结构”获评***精品课程（网络教育），主持和参与多项科研项目、教改立项；出版教材20余种。《计算机组成原理》等4本书被评为北京高等教育精品教材，其中3本入选教育部普通高等教育“十一五”***规划教材、1本入选教育部“十二五”普通高等教育本科***规划教材。

第 1章计算机系统概述
1．1计算机的发展与存储程序概念
1．1．1计算机发展阶段
1．1．2存储程序概念
1．2计算机系统的基本组成
1．2．1计算机硬件
1．2．2计算机软件
1．2．3硬件与软件的关系
1．3计算机系统的层次结构
1．3．1计算机系统的多层次结构
1．3．2实际机器和虚拟机器
1．3．3透明性问题
1．3．4系列机和软件兼容
1．4计算机的工作过程和主要性能指标
1．4．1计算机的工作过程
1．4．2计算机硬件的主要性能指标
1．5计算机系统的性能评价
1．5．1计算机系统设计的定量原理
1．5．2计算机系统的性能评估方法
第 2章数据的机器层次表示
2．1数值数据的表示
2．1．1计算机中的数值数据
2．1．2进位计数制及其相互转换
2．1．3无符号数和带符号数
2．1．4带符号机器数的表示
2．1．5 3种机器数的比较与转换
2．2机器数的定点表示和浮点表示
2．2．1定点表示法
2．2．2浮点表示法
2．2．3浮点数阶码的移码表示法
2．2．4IEEE754标准浮点数
2．3非数值数据表示
2．3．1逻辑数据的表示
2．3．2字符的表示
2．3．3汉字的表示
2．4十进制数的编码
2．5基本的数据表示和高级数据表示
2．5．1 C语言中的基本数据表示
2．5．2高级数据表示
2．5．3 引入高级数据表示的原则
2．6数据校验码
2．6．1奇偶检验码
2．6．2汉明校验码
2．6．3循环冗余校验码
第3章指令系统
3．1指令格式
3．1．1机器指令的基本格式
3．1．2地址码结构
3．1．3指令的操作码
3．2寻址技术
3．2．1编址方式
3．2．2指令寻址和数据寻址
3．2．3基本的数据寻址方式
3．3堆栈与堆栈操作
3．3．1堆栈结构
3．3．2堆栈操作
3．4指令类型
3．4．1数据传送类指令
3．4．2运算类指令
3．4．3程序控制类指令
3．4．4输入输出类指令
3．5指令系统的发展与改进
3．5．1指令操作码的优化
3．5．2从复杂指令系统到精简指令系统
3．5．3设计RISC的关键技术
第4章运算方法和运算器
4．1基本算术运算的实现
4．1．1基本运算部件
4．1．2进位的产生和传递
4．1．3并行加法器的快速进位
4．2定点数的移位运算和舍入操作
4．2．1无符号数的移位
4．2．2带符号数的移位
4．2．3移位功能的实现
4．2．4舍入操作
4．3定点加减运算
4．3．1原码加减运算
4．3．2补码加减运算
4．3．3补码的溢出判断与检测方法
4．3．4补码定点加减运算的实现
4．4定点乘除运算
4．4．1原码乘法运算
4．4．2补码乘法运算
4．4．3原码除法运算
4．4．4补码除法运算
4．5规格化浮点运算
4．5．1浮点加减运算
4．5．2浮点乘除运算
4．6十进制整数的加法运算
4．6．1一位十进制加法运算
4．6．2十进制加法器
4．7逻辑运算与实现
4．8运算器的基本组成
4．8．1运算器结构
4．8．2算术逻辑单元（ALU）
4．8．3浮点运算单元
第5章主存储器
5．1主存储器的组织
5．1．1主存储器的基本结构
5．1．2主存储器的存储单元
5．1．3主存储器的分类
5．1．4主存储器的主要技术指标
5．2数据的宽度和存储
5．2．1数据的宽度
5．2．2数据的排列顺序
5．2．3数据在主存中的存放
5．3半导体随机存储器和只读存储器
5．3．1RAM的记忆单元
5．3．2动态RAM的刷新
5．3．3 RAM芯片分析
5．3．4半导体只读存储器
5．3．5半导体Flash存储器
5．4主存储器的连接和控制
5．4．1主存容量的扩展
5．4．2存储芯片的地址分配和片选
5．4．3主存储器和CPU的连接
5．4．4主存的校验
5．5提高主存读写速度的技术
5．5．1主存与CPU速度的匹配
5．5．2主存技术的发展
第6章存储系统设计
6．1存储系统的组成
6．1．1存储器分类和存储系统定义
6．1．2存储系统层次结构
6．1．3存储系统的性能参数
6．2并行存储系统
6．2．1交叉访问存储器
6．2．2双端口存储器
6．3Cache存储系统
6．3．1程序访问的局部性
6．3．2高速缓冲存储器
6．3．3 Cache存储系统基本结构
6．3．4地址映像和变换
6．3．5Cache替换算法
6．3．6Cache更新策略
6．4虚拟存储系统
6．4．1虚拟存储管理方式
6．4．2页式虚拟存储器构成
6．4．3 TLB
6．4．4CPU的一次访存操作
第7章中央处理器
7．1中央处理器概述
7．1．1 CPU的功能
7．1．2 CPU的组成以及主要寄存器
7．1．3 CPU的主要技术参数
7．2时序系统
7．2．1基本概念
7．2．2控制方式
7．2．3指令运行的基本过程
7．3数据通路的组成和实现方法
7．3．1数据通路概述
7．3．2数据通路结构以及设计
7．3．3数据通路实例分析
7．4控制器原理与实现方法
7．4．1控制器的基本组成
7．4．2控制器的硬件实现方法
7．4．3单周期处理器控制原理
7．4．4多周期处理器控制原理
7．5微程序控制原理
7．5．1微程序控制的基本概念
7．5．2微指令编码法
7．5．3微程序控制器的组成和工作过程
7．5．4微程序入口地址的形成
7．5．5后继微地址的形成
7．5．6微程序设计
7．6流水线技术
7．6．1重叠与先行控制
7．6．2流水线工作原理
7．6．3流水线处理机的主要性能
7．6．4指令流水线的相关性问题
7．6．5相关性问题的解决方案
7．6．6流水线数据通路与控制器设计
第8章总线与输入输出系统
8．1总线设计
8．1．1总线概述
8．1．2总线定时控制
8．1．3总线仲裁
8．2外部设备
8．2．1外存储器
8．2．2常见输入设备
8．2．3常见输出设备
8．3主机与外设的连接
8．3．1接口的功能和基本组成
8．3．2外设的识别与端口寻址
8．4输入输出信息传送控制方式
8．4．1程序查询方式
8．4．2程序中断方式
8．4．3直接存储器存取（DMA）方式
8．4．4通道控制方式
8．5中断系统
8．5．1中断请求和中断判优
8．5．2中断响应和中断处理
8．5．3多重中断和中断屏蔽
8．5．4中断全过程
8．5．5中断和异常
8．6 DMA的实现
8．6．1 DMA接口
8．6．2 DMA的传送方法
8．6．3 DMA的传送过程
8．7通道处理机
8．7．1通道工作过程
8．7．2通道的类型
8．7．3通道的流量分析
第9章并行体系结构
9．1并行处理系统概述
9．1．1体系结构中的并行性
9．1．2并行处理系统的分类
9．2指令级高度并行的处理机
9．2．1超标量处理机
9．2．2超流水线处理机
9．2．3超标量超流水线处理机
9．2．4三种指令级并行处理机性能比较
9．3超长指令字处理机
9．3．1 VLIW处理机的特点
9．3．2 VLIW处理机的基本结构
9．4超线程和多核处理器
9．4．1指令级并行与线程级并行
9．4．2超线程技术
9．4．3多核处理技术
9．5向量处理机
9．5．1向量处理的基本概念
9．5．2向量流水处理机
9．5．3并行向量处理机
9．6并行处理机
9．6．1并行处理机原理
9．6．2阵列处理机的结构
9．6．3 ILLIAC Ⅳ机的互连结构
9．6．4阵列处理机的并行算法
9．6．5互连网络基本概念
9．6．6基本的单级互连网络
9．7多处理机与多计算机
9．7．1多处理机和多计算机的耦合度
9．7．2多处理机概念
9．7．3多处理机结构
9．7．4多处理机的Cache一致性
9．7．5多处理机的机间互连形式
9．7．6多处理机的操作系统
9．7．7大规模并行处理机
9．7．8机群系统
9．7．9高性能并行计算机系统结构比较