张俊涛： 陕西科技大学教授，硕士研究生生导师。西北地区电子技术与线路教学改革研究会理事，中国电子学会电子线路教学与产业专家委员会委员。长期从事电子信息类专业课程的理论教学与实践教学工作，以及软件无线电、嵌入式系统等领域的科研工作，先后开设“模拟电子技术”“数字电子技术”“信号与系统”“EDA技术及应用”“数字信号处理”“高频电路”和“单片机原理及应用”等多门本科生课程及“电子系统设计技术”研究生课程，组织和指导全国大学生电子设计竞赛、EDA/SOPC电子设计专题竞赛和模数混合电路应用设计竞赛等共20余届，获国j级奖励10余项，省级奖励100余项。发表学术论文60余篇，获得授权国家发明专利2项。主持省部级及企业合作科研项目8项，主编教材4部，参编教材2部。

目录

基础篇

第1章EDA技术简介

1.1为什么需要学习EDA技术

1.2应用EDA技术的3个要素

1.2.1可编程逻辑器件

1.2.2硬件描述语言

1.2.3EDA软件

1.3EDA技术的应用领域

1.4电子系统设计方法

1.5网络学习资源

本章小结

思考与练习

第2章Verilog HDL基础

2.1模块的基本结构

2.2Verilog语法元素

2.2.1取值集合

2.2.2常量

2.2.3标识符与关键词

2.3数据类型

2.3.1线网

2.3.2变量

2.3.3存储器

2.3.4标量与矢量

2.4运算符与操作符

2.4.1算术运算符

2.4.2逻辑运算符

2.4.3位操作符

2.4.4关系运算符

2.4.5等式运算符

2.4.6条件操作符

2.4.7移位操作符

2.4.8缩位运算符

2.4.9拼接操作符

2.5模块功能的描述方法

2.5.1行为描述

2.5.2数据流描述

2.5.3结构描述

2.5.4混合描述方法

2.6层次化电路设计

2.6.1模块例化方法

2.6.2生成语句

2.7函数与任务

2.7.1函数

2.7.2任务

2.8编译预处理指令

2.8.1宏定义指令

2.8.2条件编译指令

2.8.3文件包含指令

2.8.4时间尺度指令

2.9测试平台文件

2.9.1显示任务

2.9.2仿真时间函数

2.9.3仿真控制任务

2.9.4数据读取任务

2.9.5文件任务与函数

2.9.6应用示例

2.10Verilog可综合语法

2.10.1可综合原则

2.10.2组合逻辑电路的可综合描述

2.10.3时序逻辑电路的可综合描述

本章小结

思考与练习

第3章Quartus Prime的应用

3.1基本设计流程

3.1.1建立工程

3.1.2设计输入

3.1.3编译、综合与适配

3.1.4引脚锁定

3.1.5编程与配置

3.2原理图设计方法

3.3仿真分析

3.3.1基于向量波形的仿真方法

3.3.2基于testbench的仿真方法

3.4逻辑分析仪的应用

3.5数字频率计的设计——基于原理图方法

本章小结

思考与练习

应用篇

第4章常用数字器件的描述

4.1组合逻辑器件的描述

4.1.1基本逻辑门

4.1.2编码器

4.1.3译码器

4.1.4数据选择器

4.1.5数值比较器

4.1.6三态缓冲器

4.1.7奇偶校验器

4.2常用时序逻辑器件的描述

4.2.1触发器

4.2.2寄存器

4.2.3计数器

4.3分频器的设计及应用

4.3.1偶分频器设计

4.3.2奇分频器设计

4.3.3半整数分频器设计

4.3.4分频器的应用

4.4存储器及其应用

4.4.1ROM

4.4.2RAM

4.4.3FIFO

4.5数字频率计的设计——基于HDL方法

4.6伪随机序列发生器的设计

本章小结

设计与实践

第5章IP的应用

5.1基本功能IP

5.2IP的定制方法

5.3DDS信号源的设计

5.3.1相位累加器的设计

5.3.2正弦ROM的定制

5.3.3输出数据的校正

5.3.4顶层电路设计

5.3.5D/A转换及滤波电路

5.3.6功能扩展及应用

5.4等精度频率计的设计

5.4.1主控电路设计

5.4.2频率测量与计算电路设计

5.4.3数值转换与显示译码电路设计

5.4.4顶层电路设计

5.4.5功能扩展及应用

本章小结

设计与实践

第6章状态机的设计及应用

6.1状态机的概念与分类

6.2状态机的描述方法

6.3交通灯控制器的设计

6.4周期法频率计的设计

6.5状态机设计实践

6.5.1键盘电子琴的设计

6.5.2VGA时序控制器的设计

6.5.3A/D转换控制器的设计

本章小结

设计与实践

提高篇

第7章EDA技术深入应用

7.1代码编写规范

7.1.1标识符规范

7.1.2代码书写规范

7.1.3文档管理规范

7.2综合与优化设计

7.2.1软件优化设置

7.2.2描述方法对综合的影响

7.2.3优化设计方法

7.3时序分析基础

7.3.1触发器的动态参数

7.3.2同步时序电路分析

7.3.3Timing Analyzer的应用

7.3.4异步时序与亚稳态问题

7.4Verilog HDL数值运算

7.4.1有符号数的加法运算

7.4.2有符号数的乘法运算

7.4.3FIR滤波器的设计

7.5串口通信收发机的设计

本章小结

思考与练习

参考文献

附录AVerilog HDL常用关键词表