第1章 超大规模集成电路测试背景
1.1 引言
1.2 测试成本和产品质量
1.2.1 测试成本
1.2.2 缺陷、成品率和缺陷等级
1.3 测试生成
1.3.1 结构测试与功能测试的对比
1.3.2 故障模型
1.3.3 可测性:可控性和可观察性
1.3.4 自动测试模式生成(ATPG)
1.4 结构化的可测性设计技术概述
1.4.1 可测性设计
1.4.2 扫描设计:扫描单元、扫描链及扫描测试压缩
1.4.3 部分扫描设计
1.4.4 边界扫描
1.4.5 BIST法
1.5 全速延迟测试
1.5.1 为什么采用全速延迟测试
1.5.2 全速测试基础:发射捕获和发射偏移
1.5.3 全速延迟测试的挑战
参考文献
第2章 哈希函数的硬件实现
2.1 加密哈希函数概述
2.1.1 构建哈希函数
2.1.2 哈希函数的应用
2.2 哈希函数的硬件实现
2.2.1 MD5
2.2.2 SHA-2
2.2.3 面积优化
2.3 SHA-3的候选对象
2.3.1 Keccak算法
2.3.2 BLAKE算法
2.3.3 Gr-stl算法
2.3.4 Skein算法
2.3.5 JH算法
2.3.6 算法性能
参考文献
第3章 RSA算法的实现与安全性
3.1 引言
3.2 算法的描述与分析
3.3 硬件实现简介
3.4 安全性分析
3.5 结论
参考文献
第4章 基于物理上不可克隆和无序的安全性
4.1 引言
4.2 独特对象
4.2.1 独特对象的历史和实例
4.2.2 独特对象的协议及应用
4.2.3 安全性
4.3 弱物理不可克隆函数
4.3.1 历史与实现的实例
4.3.2 协议、应用与安全
4.4 强物理不可克隆函数
4.4.1 强PUF的历史及举例
4.4.2 协议、应用及安全
4.5 受控的PUF
4.5.1 受控的PUF特性
4.5.2 历史和实现
4.5.3 协议、应用与安全
4.6 新兴的PUF
4.6.1 保密模型PUF
4.6.2 定时认证
4.6.3 具有公共模型的PUF
4.6.4 量子读取的PUF
4.6.5 具有超高信息量的PUF
4.7 未来的研究课题
4.7.1 公共PUF的公开性问题
4.7.2 高效的硬件实现:开销与安全
4.7.3 错误校正与可实现性
4.7.4 IC计量及伪造检测
4.7.5 攻击和漏洞分析
4.7.6 形式化验证与安全性证明
4.7.7 新的协议及应用
4.8 结论
参考文献
第5章 硬件计量综述
第6章 利用数字水印保护硬件IP
第7章 物理攻击与防篡改
第8章 边信道攻击与对策
第9章 FPGA中的可信设计
第10章 嵌入式系统的安全性
第11章 嵌入式微控制器的边信道攻击和对策
第12章 射频识别(RFID)标签的安全性
第13章 内存完整性保护
第14章 硬件木马分类
第15章 硬件木马检测
第16章 硬件可信度设计
第17章 安全和测试
第18章 保护IP核免受扫描边信道攻击
展开